| 蓝点管理软件>管理资料>松下专务古池演讲 最先量产65nm SoC理由 | 收藏此页 |
发布会一开始，古池进就表示，10月13日发表的4款芯片的SoC平台“UniPhier”和此次说明的微加工技术“内外合力促成了65nm SoC”。在技术概要的说明中，他举出了晶体管用NiSi、双重镶嵌铜布线和low-k绝缘膜等，但表示“这些都是一般技术。”作为松下引以为荣的技术，则举出了（1）使用TCAD（技术CAD）工具，预先确定成品率的开发方法；（2）获得了21项专利的新型超析像技术。
使用元件模拟器
古池特别强调的是第（1）所讲的开发方式。通过充分利用以元件模拟器（从相当于工艺处方的信息，获得所制造晶体管特性的EDA工具）为代表的TCAD工具，可在设计阶段预测成品率。而且在实际中能够按照成品率预测值生产芯片。“在后期提高成品率的传统开发方式，对于成品率的预测很不严格。靠那种方式无法生产65nm芯片。假如在开发的初期阶段不能对成品率进行预测，并按照它进行生产，65nm业务就将无从谈起”（古池）。
发布会上没有公开具体的TCAD工具，不过据称是市售产品。过去，基本上只能按照标准值进行模拟。而在65nm工艺的开发中，包括各种工艺难点（process corner）在内全都进行了模拟，对晶体管的成品率和性能进行了充分预测。在工艺难点的分析和参数选择等方面，形成了松下特有的一套经验。根据对成品率和性能的预测，在开发的初期阶段就能基本上确定芯片规格、设计方法和工艺处方等。由此就使同步芯片开发变成了可能，从而就实现了民用SoC所要求的快速开发。
利用超析像技术实现高集成度和低耗电
第（2）项所讲的超析像技术为民用SoC所要求的高集成度（低成本）和低耗电特性做出了贡献。过去那种使用半调色掩膜的方法，利用65nm只能制作直径100nm的接触孔（contact hole）。而使用这种超析像技术则能够形成直径80nm的接触孔。假设采用90nm芯片在高速工作状态时的耗电量为100，那么使用这种超析像技术的65nm芯片的耗电量就是65，低耗电工作状态时耗电量则为40（90nm芯片在低耗电工作状态时的耗电量则为60）。
65nm工艺不使用液浸技术。属于使用波长193nm的ArF受激准分子激光器的干式工艺。据称，计划从45nm开始使用液浸技术。300mm晶元的65nm生产线的产能为6500枚/月，2008年～2009年计划增至1万2000枚/月。